對于高速信號，pcb的設計要求會更多，因為高速信號很容易收到其他外在因素的干擾，導致實際設計出來的東西和原本預期的效果相差很多。

所以在高速信號pcb設計中，需要提前考慮好整體的布局布線，良好的布局可以很好的決定布線的走向和結構，電源與地之間的分割，以及電磁干擾和噪聲的控制。

不過在理解高速PCB設計前，需要知道什么是高速信號。

一般如果符合以下幾點，那它就可以被認為是高速信號（cadence公司做的定義）：

（1）頻率大于50MHz的信號，就是高速信號

（2）信號是否高速不單單看頻率，而是信號上升/下降沿小于50ps時就認為是高速信號

（3）當信號沿著傳輸路徑傳輸，發(fā)生了嚴重的趨膚效應（電流集中在導線外表薄層的現(xiàn)象）和電離損耗時，就認為是高速信號

在布局之前，首先必須清楚系統(tǒng)原理圖，將各個電路進行劃分，比如分為數(shù)字，模擬，混合數(shù)字模擬，特別注意各芯片電源和信號引腳的位置擺放。

在劃分完各部分電路之后，初步規(guī)劃數(shù)字電路，模擬電路之后的布線區(qū)域，讓各部分電路至少盡量相互遠離。在實際中的布局，也會有先后順序，依次是混合型器件==模擬器件==>數(shù)字器件==>旁路電容。

數(shù)字電路部分和模擬電路部分是一定要分開的，那混合數(shù)字模擬電路部分放哪里？

它一般需要放置在數(shù)字信號區(qū)域和模擬信號區(qū)域的交界處。

所以在擺放時，數(shù)字部分引腳盡量靠近數(shù)字電路部分，模擬部分引腳盡量靠近模擬電路部分。

對于用來產生特定頻率的晶振，應盡量將相關晶振電路放置在其驅動器件旁。保證時序信號的正常，所以需要達到在下一個時鐘周期到來之前，前一個數(shù)據(jù)需要能被穩(wěn)定的傳輸和被讀取。

噪聲是電路設計中常見的現(xiàn)象，在高頻高速信號設計中，對于噪聲敏感的器件要遠離高速信號。

旁路電容一般是用來將混有高頻電流和低頻電流的交流電中的高頻成分濾除的，所以在旁路電路的設計中應該盡量讓它靠近電源引腳放置，尤其是對于高頻電路。并且在電源接口附近放置大容量電容，可以讓電源保持穩(wěn)定，降低噪聲干擾。

良好的布局可以為pcb的布線帶來事半功倍的效果。

更多PCB設計相關知識，歡迎到我公司深亞電子來咨詢。